查看完整版本: 电子&通信

• Ultraedit中对verilog、vhdl、tcl等语言突出语法显示格式文件 (34 篇回复)
• FPGA查找表问题 (6 篇回复)
• CCTV《世界著名大学》栏目播出大型专题片《北京航空航天大学》 (2 篇回复)
• 同时支持verilog,systemverilog的vim syntax+indent文件 (14 篇回复)
• Avalon 总线最新接口标准综述 (1 篇回复)
• UART spec (3 篇回复)
• 基于VerilogHDL的UART设计 (2 篇回复)
• Uart Verilog 代码实现 (4 篇回复)
• 在Word里画时序图的好工具！Timing Diagram font (55 篇回复)
• Wishbone总线与AMBA总线的比较 (1 篇回复)
• 何为SRAM (3 篇回复)
• PSOC中断 (13 篇回复)
• FPGA扫盲帖 (8 篇回复)
• 做逻辑的难点在于系统结构设计和仿真验证(转载) (2 篇回复)
• 如何提高电路工作频率(转载) (2 篇回复)
• 硬件描述语言VHDL及其应用 (1 篇回复)
• Avalon 总线最新接口标准综述 (0 篇回复)
• 基于Avalon总线的可配置LCD控制器IP核的设计 免费 (0 篇回复)
• 公共闪存接口CFI在Flash Memory程序设计中的应用 免费 (0 篇回复)
• [z转]vhdl心得 (2 篇回复)
• 模拟芯片设计牛人心得体会 (0 篇回复)
• Oh, to be an engineer in the US读后感 (3 篇回复)
• 对本版的建设提议 (13 篇回复)
• 关于fpga开发工具 (1 篇回复)
• 想学verilog的请进 (6 篇回复)
• FPGA设计的四种常用思想与技巧 (2 篇回复)
• 欢迎小强回归 (18 篇回复)
• 寻伯恩兄 (2 篇回复)
• 给开发工程师的建议 (2 篇回复)
• 波形失真 (5 篇回复)
• 各种RAM、Flash及EEPROM (3 篇回复)
• Psoc中数据存储的问题 (0 篇回复)
• psoc低通滤波 (6 篇回复)
• CPLD和FPGA面面观（转） (2 篇回复)
• psoc 强制数据类型转换符 (7 篇回复)
• 什么是集电极开路输出（oc）和漏极开路输出（od）？？？ (4 篇回复)
• 为鼓励大家多多在电子&通信发帖，决定增加加精华帖比率 (0 篇回复)
• PSOC 和 SPOC啥区别啊？ (6 篇回复)
• 直接数字频率合成技术（DDS） (3 篇回复)
• Psoc FPGA比较篇 (6 篇回复)
• Psoc的性能概述 (0 篇回复)
• 可编程系统芯片的设计构架 (0 篇回复)
• 电容式触摸界面流行 CapSense中标百次 (0 篇回复)